商业用户和家庭用户都希望视像显示器和投影仪能播放出生动逼真的图像，这就要求传统的多媒体产品设计模块需要有更大、更复杂的芯片，也使得设计人员在集成这些复杂模块时面临重大技术挑战。 Cadence属下的Quickturn公司专门为复杂新兴应用开发和验证创建软件环境，这种环境特别适用于像SP3D芯片设计公司(飞利浦半导体的子公司，专用从事先进的3D图像应用开发)之类的企业。本文介绍SP3D如何缩短LCD控制器芯片设计的验证工作时间。 SP3D的SAA6714是一种SXGA三端输入薄膜晶体管(TFT)显示控制器，可执行SXGA LCD显示器/投影仪输入数据的处理与测量所有必需功能，这种功能强大的百万门级芯片含有一个精巧的时钟发生模块，在时钟树上有大量多路转换器，另外还有5个异步时钟、14个容量可变RAM以及一个DDR-RAM接口。SAA6714芯片集中体现了当今市面高档消费者的要求，如画中画、双视像流水线、梯形畸变校正和图像增强动态噪声减除等功能很快都将成为必备的配置。 开始时SP3D的目标是开发一个具有SXGA功能的产品，在速度、性能和价格上优于竞争对手。这就意味着要生产的是一个复杂芯片，需要进行全面而有效的验证，更重要的是，验证方法应能在第一时间找出所有缺陷，从而在市场上击败竞争者。 当SP3D开始进行控制器芯片开发时，他们制定了一个推出时间，在不牺牲质量的前提下胜过潜在对手。为达到这一目标，他们选择了Quickturn的多媒体验证环境，该环境使用MercuryPlus N3000仿真系统和Quickturn高性能的增强版Video SpeedBridge产品。 Video SpeedBridge可为在线仿真器和目标硬件提供所需的速度缓冲和接口，使开发人员依据现实数据标准使用真实数据来验证其设计。Video SpeedBridge以仿真速度生成视像数据送入被仿真设计中，然后从仿真器中捕获数据进行分析，并以近似实时的方式将视像数据重现在显示器上，让设计人员对设计进行测试和调试。Video SpeedBridge增强版可为用户提供不同价位的多种性能选项，在信号源端性能可高至2MHz，在数据采集端则达10MHz。SP3D公司考虑过使用模拟技术，但认为那样速度太慢，而且测试事件太小，解决方案也不多。SP3D SAA6714平均速度为700kHz，该公司相信SAA6714的复杂程度需要一个能容纳整个百万门设计的仿真器，并能在现场评估产品各种能力，最后他们选中了Quickturn的MercuryPlus(图1)。 SP3D先从技术指标入手开发了一个C模型，用来作为“黄金参考”和对算法功能进行测试的方法，这样可保证提供给RTL模拟和门级模拟的是相同的C模型测试事件，因而结果可以互相比较。一旦确认某些基本测试通过，并且网表看起来相对稳定，SP3D就准备对设计进行仿真以便作进一步调试，如果三种其它验证方法(RTL、门级和仿真)与黄金C模型完全吻合，SP3D即可开始着手出带(tapeout)。 因为SP3D的设计人员并没有使用Quickturn的HDL-ICE工具将SAA6714设计的RTL描述直接映射为仿真器格式，所以设计人员要在仿真前将RTL综合到门级格式中。当门级网表在模拟中通过一些基本功能测试后，网表就转向仿真器，在这完成之后，作为与仿真器集成的一个步骤，SP3D通过寄存器写入来访问芯片。 设计人员先验证芯片基本功能，然后增加Quickturn系统其余元件(RGB SpeedBridge和增强型Video SpeedBridge)到他们的仿真环境中。RGB SpeedBridge使设计人员能够看到在“真实”的视像投影仪LCD面板上所显示的图像，而Video SpeedBridge则能捕获、分析和观察采集端的数据，并生成数据从信号源端送入仿真器(图2)。 为完成仿真环境，SP3D使用了一个专用目标系统，包括一些定制的板(DDR RAM、时钟、PLX IFC)及一个PLX SpeedBridge与目标IC。PLX SpeedBridge进行简单的PCI到局部总线和到I2C总线的转换并将I2C信号速度降至仿真器速度，PLX IFC板作为仿真器和PLX SpeedBridge之间的接口芯片及仿真器内设计的时钟源，目标PC中还有必要的驱动器和软件以帮助产生图像数据。 当环境设置完成后，SP3D就开始运行更复杂的测试以在仿真器内验证3D图像控制器芯片，同时使用RGB SpeedBridge和Video SpeedBridge对图像进行交互式观察和分析。 原来的开发小组有18个人，后来又加入两个从事验证工作的开发人员。整个小组用了2到3周将设计转换成MercuryPlus，不过由于软件处于then-beta状态使部分工作受到线缆问题的阻碍。另有一部分时间花在设计的RAM和ROM建模中，以便能在仿真器内部使用。在一个带双处理器和4G RAM的专用HP J6000计算机上，该设计的MercuryPlus编译仅用了3个小时。 在对仿真器进行评估时，编译时间和仿真器运行所能得到的原始性能一样重要。编译时间是一个很直接的标志，它可显示出一天内可以进行多少遍设计以找出和修复更多缺陷。因为Quickturn采用了自己定制且主要为仿真而设计的FPGA，所以急剧缩短了编译时间，大大增加一天内所能进行设计的次数。 SP3D开发小组在控制器芯片中发现了10个严重缺陷，其中5个在主控制逻辑中，对设计绝对是致命的。如果没有被MercuryPlus发现，这五个缺陷中的任一个都会导致重新开始硅片设计。这可不是一件小事情，因为每作一次都要花费2～3个月，将使产品的推出超过预定时间。 SP3D继读使用MercuryPlus对设计进行仿真，并计划将Quickturn的HDL-ICE软件加入其验证流程以使过程更加流水线化。HDL-ICE让用户直接将RTL映射到仿真器中，也即意味着SP3D可在设计周期中更早地使用仿真器，进一步加快处理过程。现在SP3D必须将VHDL/Verilog RTL码翻译成门级网表，而使用商用综合工具进行这一工作要花费大量的时间，平均来讲HDL-ICE能在30分钟内完成一个4兆门的RTL设计综合，因此SP3D估计他们定制的Quickturn验证环境能使复杂的多媒体芯片项目验证工作减少4～6周的时间。 Guy M. Cortez
方案推广经理
Quickturn Patrick Scheer
验证经理
SP3D Chip Design GmbH
|
